Intels Ponte Vecchio og AMDs Zen 3 viser løftet om avanceret halvlederpakketeknologi

Intel og AMD diskuterede nogle af deres mest avancerede chipdesign på International Solid State Circuits Conference i denne uge, og de fremhævede den rolle, som avanceret emballage spiller i deres fremtidige high-end chipprodukter. I begge tilfælde kommer de imponerende nye ydeevneegenskaber fra modulære tilgange, der kombinerer byggeklodser lavet på forskellige fabrikker ved hjælp af forskellige fremstillingsprocesser. Det illustrerer det store potentiale i chippakning i fremtiden for halvlederinnovation.

Intels målmarked for Ponte Vecchio er som et højtydende modul, der skal indbygges i store datacentersystemer. Det er en grafikprocessor (GPU) og er designet til applikationer inden for kunstig intelligens, maskinlæring og computergrafik. Den er opkaldt efter den middelalderlige stenbro, der forbinder Piazza della Signoria på den ene side af Arno-floden i Firenze, Italien med Pallazzo Pitti på den anden side. Et af højdepunkterne ved designet er, hvordan det forbinder et væld af specialiserede chiplets – integrerede kredsløbsbyggeklodser, der er beregnet til at blive kombineret til at lave komplette systemer.

Ponte Vecchio bruger otte "fliser" fremstillet på Taiwan Semiconductor Manufacturing Companys (TSMC) mest avancerede 5 nm-proces. Hver flise har otte "X^e”-kerner, og hver af de otte kerner har igen otte vektor- og otte specialiserede matrixmotorer. Fliserne er placeret oven på en "baseflise", som forbinder dem med hukommelsen og omverdenen med et kæmpe switch-stof. Denne basisflise er bygget ved hjælp af virksomhedens "Intel 7"-proces, som er et nyt navn for virksomhedens forbedrede 10 nm SuperFin-fremstillingsproces. Der er også et højtydende hukommelsessystem kaldet "RAMBO", som står for Random Access Memory, Bandwidth Optimized, som blev bygget på en basisflise ved hjælp af Intel 7 Foveros interconnect-teknologi. Masser af andre byggeklodser er også indarbejdet.

Ponte Vecchio-designet er et casestudie i heterogen integration – der kombinerer 63 forskellige fliser (47, der udfører computerfunktioner og 16 til termisk styring) med i alt over 100 milliarder transistorer i en enkelt pakke, der er 77.5 x 62.5 mm (ca. 3 x 2.5 tommer). Det er ikke så længe siden, da så meget computerkraft fyldte et lager og krævede sin egen tilslutning til elnettet. De tekniske udfordringer i et sådant design er rigelige:

Tilslutning af alle dele. Designere har brug for en måde at flytte signaler mellem alle de forskellige chips. I gamle dage foregik det med ledninger eller spor på printplader, og chips blev sat fast ved at lodde dem fast på pladerne. Men det løb tør for længe siden, da antallet af signaler og hastigheden steg. Hvis du sætter alt i en enkelt chip, kan du forbinde dem med metalspor i bagenden af ​​fremstillingsprocessen. Hvis du vil bruge flere chips, betyder det, at du har brug for mange forbindelsesben, og du ønsker, at forbindelsesafstandene skal være korte. Intel bruger to teknologier til at understøtte dette. Den første er dens "embedded multi-die interconnect bridge" (EMIB), som er lavet af en lille skive silicium, som kan give hundreder eller tusinder af forbindelser ad gangen, og den anden er dens Foveros die-to-die stacking-teknologi først bruges i sin Lakefield mobile processor.

Sørg for, at alle delene er synkroniserede. Når du forbinder mange forskellige dele, skal du sikre dig, at alle delene kan tale sammen synkront. Dette betyder normalt at distribuere et tidssignal kendt som et ur, så alle chipsene kan arbejde i låsetrin. Dette viser sig ikke at være trivielt, da signaler har tendens til at blive skæve, og omgivelserne er meget støjende, med masser af signaler, der hopper rundt. Hver computerflise har for eksempel mere end 7,000 forbindelser i et rum på 40 kvadratmillimeter, så det er meget at holde synkroniseret.

Håndtering af varme. De modulære fliser kræver hver især meget strøm, og det er en kæmpe udfordring at levere den ensartet på tværs af hele overfladen og samtidig fjerne den varme, der genereres. Hukommelseschips har været stablet i nogen tid, men den varme, der genereres, er nogenlunde ensartet fordelt. Processorchips eller fliser kan have hot spots afhængigt af hvor meget de bliver brugt, og det er ikke let at håndtere varme i en 3D-stak af chips. Intel brugte en metalliseringsproces til bagsiden af ​​chips og integrerede disse med varmespredere for at håndtere de forventede 600 watt produceret af Ponte Vecchio-systemet.

Indledende laboratorieresultater, som Intel rapporterede, inkluderede >45 Teraflops ydeevne. Aurora-supercomputeren, der bygges på Argonne National Laboratories, vil bruge mere end 54,000 Ponte Vecchios sammen med mere end 18,000 næste generations Xeon-processorer. Aurora har en målrettet topydelse på over 2 Exaflops, hvilket er 1,000 gange mere end en Teraflop-maskine. Tilbage i midten af ​​1990'erne, da jeg var i supercomputerbranchen, var en Teraflop-maskine et videnskabsprojekt på 100 millioner dollars.

AMDs Zen 3

AMD talte om sin Zen 3 anden generations mikroprocessorkerne bygget på TSMC's 7 nm proces. Denne mikroprocessorkerne er designet til at blive brugt på tværs af AMD's markedssegmenter, fra mobile enheder med lavt strømforbrug, stationære computere og hele vejen til dets mest kraftfulde datacenterservere. Den centrale grundsætning i denne strategi var at pakke dens Zen 3-kerne med støttefunktioner som et "kernekompleks" på en enkelt chiplet, der fungerede som modulære byggeklodser ligesom Intels fliser. Således kunne de pakke otte chiplets sammen til en højtydende desktop eller server, eller fire chiplets til et værdisystem, som et billigt hjemmesystem, jeg kunne købe. AMD stabler også chips lodret ved at bruge det, der kaldes through-silicon vias (TSV'er), en måde at forbinde flere chips placeret oven på hinanden. Den kunne også kombinere to til otte af disse chiplets med en server-matrice lavet på en GlobalFoundries 12 nm-proces for at lave dens 3^rd generation af EPYC-serverchips.

Den store mulighed, som Ponte Vecchio og Zen 3 fremhæver, er evnen til at blande og matche chips lavet ved hjælp af forskellige processer. I Intels tilfælde omfattede dette dele fremstillet på både sine egne såvel som TSMCs mest avancerede processer. AMD kunne kombinere dele fra TSMC og GlobalFoundries. En stor fordel ved at forbinde mindre chiplets eller fliser sammen i stedet for blot at bygge en stor chip er, at de mindre vil have bedre produktionsudbytte og derfor er billigere. Du kan også blande og matche nye chiplets med ældre, dokumenterede, som du ved er gode, eller som er lavet på en billigere proces.

Både AMD- og Intel-designerne er tekniske tours de force. Ingen tvivl om, at de repræsenterer en masse hårdt arbejde og læring og repræsenterer enorme investeringer af ressourcer. Men ligesom IBM introducerede modulære undersystemer i sin mainframe System/360 i 1960'erne, og personlige computere blev modulære i 1980'erne, varslede den modulære opdeling af siliciummikrosystemer som eksemplificeret ved disse to designs og muliggjort af avanceret chippakning et betydeligt teknologiskifte. Indrømmet, at mange af de muligheder, der vises her, stadig er uden for rækkevidde af de fleste nystartede virksomheder, men vi kan forestille os, at når teknologien bliver mere tilgængelig, vil den udløse en bølge af mix-and-match-innovation.